NxN MIMO基站与外部时序设计同步

2020-11-05 15:45 • 稿源: 21IC电子网

本文讨论一个高性能时钟发生器如何配合一个或多个集成收发器工作,以便简化整体设计、降低复杂度和成本,同时实现出色的系统接收和发射性能。即使基站长时间丢失时序参考信号,网络中的所有其他基站仍能保持同步。针对电信基站,系统架构师需要花费相当多的精力和时间设计高性能时钟和正弦波振荡电路。单芯片收发器虽然整合了许多此类信号发生器,但仍然需要一个参考时钟。一个网络中的各基站一般相互同步,因此该参考时钟必须与一个全网络时序信号保持时序一致。

基站时钟架构最常提到的一个基站参数是其载波(或本振)频率。产生本振的频率合成器是基站的重要组成部分,但正如所有系统设计师都知道的那样,本振只是基站需要的多个内部频率中的一个。单就收发器而言,除了向混频器级提供载波频率的本振(LO)以外,数据转换器需要采样时钟,数字滤波器需要时钟,I/O总线则通常需要数据时钟。

使用集成收发器,系统架构师可以节省大量设计时间和成本,如图1中的虚线框所示。除了接收器和发射器电路以外,单芯片收发器还集成锁相环(PLL),以产生各种信号处理模块所需的时钟和正弦信号。不过,再高集成度的收发器也需要参考时钟输入。

诸如ADI公司AD9356和AD9357之类的单芯片2×2多输入/多输出(mimo)收发器,提供两种不同的参考时钟选项。一种是将一个外部晶振配合片内数字控制调整电路(DCXO)使用,另一种是为器件提供一个外部时钟。AD9356/7接受32~48MHz范围内的参考时钟频率。

用户端设备(CPE)等用户站使用基站所发送的信息与无线网络同步。CPE设备会微调其本振频率,同时也会与基站主时钟保持时间同步。因此,上述外部晶振加DXCO选项是针对此应用的一种低成本、高性能解决方案。

基站会有其他要求。例如,运营商通常要求特定网络内所有站点的帧和符号边界保持时序一致。由于基站负责向其相关用户站提供时序信息,因此这一要求意味着网络内的所有基站必须锁定至一个外部时序参考。系统架构师使基站同步的方法一般有两种。一种方法是使用GPS接收机所提供的1pps(脉冲/秒)输出,另一种方法则使用IEEE 1588标准所规定的网络时序协议。无论何种情况,图1所示的收发器参考时钟输入均与时序参考(例如,1pps GPS时钟)同步。

基站参考时钟设计考虑如图1所示,集成收发器将参考时钟用作PLL的输入。如果是RF PLL,基站会将参考时钟倍乘至最高为LO频率。此乘法系数可以是8或更大。因此,为使收发器实现高性能,参考时钟的相位噪声必须非常低。

图1 2x2 MIMO基站收发器架构

参考时钟还必须与外部时序参考同步,对于GPS,它是1pps。

展开阅读全文
免责声明:"5G之家"的传媒资讯页面文章、图片、音频、视频等稿件均为自媒体人、第三方机构发布或转载。如稿件涉及版权
等问题,请与我们联系删除或处理。稿件内容仅为传递更多信息之目的,不代表本网观点,亦不代表本网站赞同其观点或证实
其内容的真实性,更不对您的投资构成建议。我们不鼓励任何形式的投资行为、购买使用行为。

相关推荐

关键词:

本站由阿里云提供计算和安全 Copyright ©5gzj.net. All Rights Reserved. 违法举报平台12377 浙ICP备20028707号-2